计算机辅助设计

MARK点的制作方法?

1

Mark点的绘制:

先在顶层放一个实心焊盘,在TopLayer放1mm(40mil)的PAD
然后再加一个大于焊盘半径3倍top solder层叠加在焊盘上,即可,中心对中心叠加。
一般焊盘直径40mil.,在TopSolder放2mm(80mil)或3mm(120mil)的PAD

PCB上的MAKER点是做什么的?

1

用来PCB定位的。

PCB基本设计流程是什么?

1

一般PCB基本设计流程如下:前期准备->PCB结构设计->PCB布局->布线->布线优化和丝印->网络和DRC检查和结构检查->制版

    第一:前期准备。这包括准备元件库和原理图。“工欲善其事,必先利其器”,要做出一块好的板子,除了要设计好原理之外,还要画得好。在进行PCB设计之前,首先要准备好原理图SCH的元件库和PCB的元件库。元件库可以用peotel自带的库,但一般情况下很难找到合适的,最好是自己根据所选器件的标准尺寸资料自己做元件库。原则上先做PCB的元件库,再做SCH的元件库。PCB的元件库要求较高,它直接影响板子的安装;SCH的元件库要求相对比较松,只要注意定义好管脚属性和与PCB元件的对应关系就行。PS:注意标准库中的隐藏管脚。之后就是原理图的设计,做好后就准备开始做PCB设计了。
  
    第二:PCB结构设计。这一步根据已经确定的电路板尺寸和各项机械定位,在PCB设计环境下绘制PCB板面,并按定位要求放置所需的接插件、按键/开关、螺丝孔、装配孔等等。并充分考虑和确定布线区域和非布线区域(如螺丝孔周围多大范围属于非布线区域)。
  
    第三:PCB布局。布局说白了就是在板子上放器件。这时如果前面讲到的准备工作都做好的话,就可以在原理图上生成网络表(Design->CreateNetlist),之后在PCB图上导入网络表(Design->LoadNets)。就看见器件哗啦啦的全堆上去了,各管脚之间还有飞线提示连接。然后就可以对器件布局了。一般布局按如下原则进行:
  
    ①.按电气性能合理分区,一般分为:数字电路区(即怕干扰、又产生干扰)、模拟电路区(怕干扰)、功率驱动区(干扰源);
  
    ②.完成同一功能的电路,应尽量靠近放置,并调整各元器件以保证连线最为简洁;同时,调整各功能块间的相对位置使功能块间的连线最简洁;
  
    ③.对于质量大的元器件应考虑安装位置和安装强度;发热元件应与温度敏感元件分开放置,必要时还应考虑热对流措施;
  
    ④.I/O驱动器件尽量靠近印刷板的边、靠近引出接插件;
  
    ⑤.时钟产生器(如:晶振或钟振)要尽量靠近用到该时钟的器件;
  
    ⑥.在每个集成电路的电源输入脚和地之间,需加一个去耦电容(一般采用高频性能好的独石电容);电路板空间较密时,也可在几个集成电路周围加一个钽电容。
  
    ⑦.继电器线圈处要加放电二极管(1N4148即可);
  
    ⑧.布局要求要均衡,疏密有序,不能头重脚轻或一头沉。

    需要特别注意:在放置元器件时,一定要考虑元器件的实际尺寸大小(所占面积和高度)、元器件之间的相对位置,以保证电路板的电气性能和生产安装的可行性和便利性同时,应该在保证上面原则能够体现的前提下,适当修改器件的摆放,使之整齐美观,如同样的器件要摆放整齐、方向一致,不能摆得“错落有致”。这个步骤关系到板子整体形象和下一步布线的难易程度,所以一点要花大力气去考虑。布局时,对不太肯定的地方可以先作初步布线,充分考虑。
  
    第四:布线。布线是整个PCB设计中最重要的工序。这将直接影响着PCB板的性能好坏。在PCB的设计过程中,布线一般有这么三种境界的划分:首先是布通,这时PCB设计时的最基本的要求。如果线路都没布通,搞得到处是飞线,那将是一块不合格的板子,可以说还没入门。其次是电器性能的满足。这是衡量一块印刷电路板是否合格的标准。这是在布通之后,认真调整布线,使其能达到最佳的电器性能。接着是美观。假如你的布线布通了,也没有什么影响电器性能的地方,但是一眼看过去杂乱无章的,加上五彩缤纷、花花绿绿的,那就算你的电器性能怎么好,在别人眼里还是垃圾一块。这样给测试和维修带来极大的不便。布线要整齐划一,不能纵横交错毫无章法。这些都要在保证电器性能和满足其他个别要求的情况下实现,否则就是舍本逐末了。布线时主要按以下原则进行:
  
    ①.一般情况下,首先应对电源线和地线进行布线,以保证电路板的电气性能。在条件允许的范围内,尽量加宽电源、地线宽度,最好是地线比电源线宽,它们的关系是:地线>电源线>信号线,通常信号线宽为:0.2~0.3mm,最细宽度可达0.05~0.07mm,电源线一般为1.2~2.5mm。对数字电路的PCB可用宽的地导线组成一个回路,即构成一个地网来使用(模拟电路的地则不能这样使用)
  
    ②.预先对要求比较严格的线(如高频线)进行布线,输入端与输出端的边线应避免相邻平行,以免产生反射干扰。必要时应加地线隔离,两相邻层的布线要互相垂直,平行容易产生寄生耦合。
  
    ③.振荡器外壳接地,时钟线要尽量短,且不能引得到处都是。时钟振荡电路下面、特殊高速逻辑电路部分要加大地的面积,而不应该走其它信号线,以使周围电场趋近于零;
  
    ④.尽可能采用45度的折线布线,不可使用90度折线,以减小高频信号的辐射;(要求高的线还要用双弧线)
  
    ⑤.任何信号线都不要形成环路,如不可避免,环路应尽量小;信号线的过孔要尽量少;
  
    ⑥.关键的线尽量短而粗,并在两边加上保护地。
  
    ⑦.通过扁平电缆传送敏感信号和噪声场带信号时,要用“地线-信号-地线”的方式引出。分页
   
    ⑧.关键信号应预留测试点,以方便生产和维修检测用
  
    ⑨.原理图布线完成后,应对布线进行优化;同时,经初步网络检查和DRC检查无误后,对未布线区域进行地线填充,用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板,电源,地线各占用一层。
  
    ——PCB布线工艺要求:
  
    ①.线
  
    一般情况下,信号线宽为0.3mm(12mil),电源线宽为0.77mm(30mil)或1.27mm(50mil);线与线之间和线与焊盘之间的距离大于等于0.33mm(13mil),实际应用中,条件允许时应考虑加大距离;布线密度较高时,可考虑(但不建议)采用IC脚间走两根线,线的宽度为0.254mm(10mil),线间距不小于0.254mm(10mil)。

    特殊情况下,当器件管脚较密,宽度较窄时,可按适当减小线宽和线间距。
  
    ②.焊盘(PAD)
  
    焊盘(PAD)与过渡孔(VIA)的基本要求是:盘的直径比孔的直径要大于0.6mm;例如,通用插脚式电阻、电容和集成电路等,采用盘/孔尺寸1.6mm/0.8mm(63mil/32mil),插座、插针和二极管1N4007等,采用1.8mm/1.0mm(71mil/39mil)。实际应用中,应根据实际元件的尺寸来定,有条件时,可适当加大焊盘尺寸;PCB板上设计的元件安装孔径应比元件管脚的实际尺寸大0.2~0.4mm左右。
  
    ③.过孔(VIA)
  
    一般为1.27mm/0.7mm(50mil/28mil);
  
    当布线密度较高时,过孔尺寸可适当减小,但不宜过小,可考虑采用1.0mm/0.6mm(40mil/24mil)。
  
    ④.焊盘、线、过孔的间距要求
  
    PADandVIA:≥0.3mm(12mil)
  
    PADandPAD:≥0.3mm(12mil)
  
    PADandTRACK:≥0.3mm(12mil)
  
    TRACKandTRACK:≥0.3mm(12mil)
  
    密度较高时:
  
    PADandVIA:≥0.254mm(10mil)
  
    PADandPAD:≥0.254mm(10mil)
  
    PADandTRACK:≥0.254mm(10mil)
  
    TRACKandTRACK:≥0.254mm(10mil)
  
    第五:布线优化和丝印。“没有最好的,只有更好的”!不管你怎么挖空心思的去设计,等你画完之后,再去看一看,还是会觉得很多地方可以修改的。一般设计的经验是:优化布线的时间是初次布线的时间的两倍。感觉没什么地方需要修改之后,就可以铺铜了(Place->polygonPlane)。铺铜一般铺地线(注意模拟地和数字地的分离),多层板时还可能需要铺电源。时对于丝印,要注意不能被器件挡住或被过孔和焊盘去掉。同时,设计时正视元件面,底层的字应做镜像处理,以免混淆层面。
  
    第六:网络和DRC检查和结构检查。首先,在确定电路原理图设计无误的前提下,将所生成的PCB网络文件与原理图网络文件进行物理连接关系的网络检查(NETCHECK),并根据输出文件结果及时对设计进行修正,以保证布线连接关系的正确性;网络检查正确通过后,对PCB设计进行DRC检查,并根据输出文件结果及时对设计进行修正,以保证PCB布线的电气性能。最后需进一步对PCB的机械安装结构进行检查和确认。
  
    第七:制版。在此之前,最好还要有一个审核的过程。
  
    PCB设计是一个考心思的工作,谁的心思密,经验高,设计出来的板子就好。所以设计时要极其细心,充分考虑各方面的因数(比如说便于维修和检查这一项很多人就不去考虑),精益求精,就一定能设计出一个好板子。

现在的电子公司主要使用什么PCB开发工具?

1

 

板级设计技术以可编程逻辑器件(PLD、FPGA以及SoPC)设计和PCB设计为基础。为了配合《PCB设计工具,你选对了吗?》特别报道,e-works做了一系列调查采访,本文是关于国内外各大公司的板级设计软件的应用案例,给大家提供参考。

 

公司 英文名 所用EDA软件 所用软件提供商
通用电气 GE DE-HDL+Allegro Cadence
Expedition/PADS MentorGraphics
惠普 HP Allegro(主) Cadence
Mentor DMS MentorGraphics
索尼 SONY Allegro Cadence
ExpeditionPCB(WG) MentorGraphics
诺西 Nokia siemens BoardstationPCB
(EN)/PADS
MentorGraphics
诺基亚 NOKIA CR5000 ZUKEN
摩托罗拉 Motorola Allegro Cadence
BoardstationPCB MentorGraphics
日本电气 NEC Allegro Cadence
松下 Panasonic ZUKEN ZUKEN
华为 HUAWEI DxDesigner (前端) MentorGraphics
Allegro(PCB) Cadence
中兴 ZTE Allegro(前端到后端) Cadence
ExpeditionPCB(布线) MentorGraphics
联想 Lenovo Allegro Cadence
PADS MentorGraphics
伟创力 Flextronics ExpeditionPCB(WG) MentorGraphics
Allegro Cadence
艾默生电气 EMERSON ExpeditionPCB(WG)/PADS MentorGraphics
Allegro Cadence
朗科 Netac PADS MentorGraphics
Orcad Cadence
神达电脑 Mitac Allegro Cadence
英业达 Inventec Allegro Cadence
威盛 VIA Allegro Cadence
施耐德电气 Schneider Allegro Cadence
CADSTAR Zuken
天弘电子 Celestica ExpeditionPCB(WG) MentorGraphics
Allegro Cadence
宏基 Acer Allegro Cadence
BoardstationPCB
(EN)
MentorGraphics
纬创资通 Wistron Allegro Cadence
BoardstationPCB
(EN)
MentorGraphics
华硕 ASUS Allegro Cadence
富士康 Foxconn 多种工具 XXX
创维 Skyworth PADS MentorGraphics
TCL TCL PADS MentorGraphics
迈瑞医疗 Mindray PADS MentorGraphics
清华同方 TingshuaTongfang PADS MentorGraphics
长城 Greatwall Allegro Cadence
阿尔卡特朗讯 Alcatel-lucent BS和EE MentorGraphics
爱立信 Ericsson Allegro Cadence
Expedition MentorGraphics
英特尔 Intel Concept+Allegro+ SpecctraQuest Cadence
AMD AMD Allegro Cadence
思科 Cicso Allegro Cadence
飞思卡尔 Freescales Allegro Cadence
IBM IBM Allegro Cadence
德州仪器 TI Allegro Cadence
英伟达 nvidia Allegro Cadence
 斯达康 UT Concept+Allegro+ SpecctraQuest Cadence
PADS(手机部) MentorGraphics
戴尔 Dell DXD+ Allegro + SQ原理图也有一部分是Capture Cadence
博世 Bosch CR5000 (汽车电子) ZUKEN
海尔 Haier CR5000 ZUKEN
海信 hisense CR5000 ZUKEN
新北洋 SNBC CR5000 ZUKEN
中海油服 COSL AD Altium
博士力士乐 Bosch Rexroth AD Altium
中芯国际 SMIC AD Altium
安捷伦 Agilent AD Altium
南京南瑞 Nanjing Nari-Relays Electric AD Altium
南京三宝 NANJING SAMPLE AD Altium

     :上表是e-works本着尽量真实有效的原则经多方求证汇总的,由于很多大企业并不愿意透漏其信息,且很多公司由于合并收购一些原因导致多个工具都在用,另还有一个时效性问题,有可能导致信息的不全面和不精确,所以仅供参考。

操作成功!此窗口3秒钟后自动关闭!
立即关闭